Ki jan PCB Design vin plis ekselan
May 14, 2020
Enjenyè layout PCB fè fas a dè milye de fil sou tablo a chak jou, pakè divès kalite, ak repete travay la nan rale kab la. Petèt anpil moun ap jwenn li raz ak raz. Li sanble tankou yon Porter operasyon lojisyèl. An reyalite, konsèpteur gen yo chwazi ant règleman konsepsyon divès kalite nan pwosesis la, pran nan pèfòmans kont, pri, pwosesis ak lòt aspè, ak peye atansyon sou Layout la rezonab ak pwòp nan tablo a. Senp, mande pou plis bon konprann. Bon abitid travay yo pral benefisye ou anpil, fè konsepsyon ou pi rezonab, pi fasil yo pwodwi ak pi bon pèfòmans. Isit la se sa ki annapre yo sis bon abitid ki pral benefisye ou yon anpil.
(1) Detay detèmine siksè oswa echèk
Konsepsyon PCB se yon travay metikuleu, ak tout sa ou bezwen se atansyon ak pasyans. Erè ke fèk vini yo ki nouvo nan konsepsyon souvan fè yo se detay. Broch yo aparèy yo mal, se pake a aparèy itilize mal, se lòd la peny ranvèse, ak sou sa. Gen kèk ka rezoud pa fil vole, ak kèk ka fè yon tablo dirèkteman nan fatra. Tcheke ankò lè w ap trase pake a. Konpare pake a enprime ak aparèy aktyèl la anvan voye tablo an. Pran yon gade epi tcheke ankò pou fè pou evite erè ba nivo. Sinon, pa gen pwoblèm ki jan bon konsepsyon an nan tablo a se, ak vole liy sou li, li se lwen soti nan ekselan.
(2) Aprann tabli règleman yo
An reyalite, pa sèlman avanse lojisyèl konsepsyon PCB bezwen yo mete règleman fil elektrik, kèk senp ak fasil-a-itilize zouti PCB kapab tou mete règ yo. Apre yo tout, nan sèvo imen an se pa yon machin, kidonk li se inevitab ke pral gen neglijans ak erè. Se konsa, mete kèk pwoblèm ki fasil yo inyore nan règleman yo, kite òdinatè a ede nou tcheke, epi eseye evite fè kèk nivo ba-erè. Anplis de sa, anviwònman règ pafè ka pi byen kontwole travay la dèyè. Sa yo rele tayè a pa koupe bòs mason yo pa erè, plis konplèks echèl la nan tablo a, pi enpòtan an règleman an se. Anpil EDA zouti kounye a gen oto-fil elektrik kapasite. Si règleman anviwònman yo detaye ase, zouti a ap ede ou konsepsyon. Èske se pa yon bagay ki pi bèl pou fè yon tas kafe sou bò?
(3) Plis ou panse sou lòt moun, mwens ou travay la
Lè wap desine yon pkb, konsidere pi plis ke posib bezwen kèk itilizatè fen. Pou egzanp, si w ap desine yon tablo devlopman, ou ta dwe konsidere mete plis enfòmasyon serigrafi lè konsepsyon PCB a, se konsa ke li pral pi bon lè w ap itilize li. Li pa itilize yo jwenn dyagram nan schematic oswa jwenn designer la. Si w ap desine yon pwodwi mas-pwodwi, ou ta dwe konsidere plis pwoblèm yo rankontre sou liy lan pwodiksyon an. Aparèy ki nan menm kalite a ta dwe gen menm direksyon ke posib, si wi ou non espas aparèy la ki apwopriye, ak lajè a nan tablo' s pwosesis kwen an. Pi bonè pwoblèm sa yo konsidere, mwens li pral afekte konsepsyon nan pita, epi li ka tou redwi kantite travay la nan sipò ak nimewo a nan chanjman tablo. Li sanble ke tan an te pran yo kòmanse konsepsyon an ogmante, an reyalite, li te redwi kantite a nan travay ki vin apre. Lè siyal la espas tablo pèmèt, mete kòm pwen tès anpil ke posib amelyore tès la nan tablo a, se konsa ke li ka tou ekonomize plis tan nan etap ki vin apre a debogaj ak bay plis ide pou jwenn pwoblèm.
(4) Trase yon dyagram schematic
Anpil enjenyè santi ke travay layout se pi enpòtan. Dyagram nan schematic se jenere yon netlist fasilite enspeksyon PCB. An reyalite, wòl nan schematic yo pral pi gwo nan pwosesis la ki vin apre debogaj sikwi. Si li se jwenn pwoblèm oswa kominike avèk kòlèg li, oswa dyagram nan schematic se pi entwisyon ak pratik. Anplis de sa, devlope abitid la nan etikèt nan dyagram nan schematic, epi make pwoblèm yo ke ou bezwen peye atansyon a lè tap mete deyò chak pati nan kous la sou dyagram nan schematic, ki se yon rapèl bon pou tèt ou oswa lòt moun. Diagram an schematic yerarchize divize sikui yo nan fonksyon diferan ak modil diferan nan paj diferan, se konsa ke si li ap li foto a oswa resèvi li nan lavni an, li ka siyifikativman diminye kantite travay la. Sèvi ak yon konsepsyon ki gen matirite toujou mwens ki riske pase desine yon sikwi nouvo. Chak fwa mwen wè tout sikui yo sou yon desen, yon aparèy ki gen anpil chaje, tèt mwen ap pi gwo.
(5) Pote soti nan Layout nan sikwi byen
Enjenyè nan enkyete fini dyagram nan schematic, epi apre enpòte netlist la nan PCB a, li pa t 'kapab rete tann yo mete aparèy la lwen ak te kòmanse rale kab la. An reyalite, yon bon layout PCB ka fè kab travay la dèyè ou senp, epi fè PCB ou travay pi byen. Chak tablo ap gen yon chemen siyal, ak layout a PCB ta dwe swiv sa a chemen siyal kòm anpil ke posib, pou ke siyal la ka fèt san pwoblèm transmèt sou tablo a. Moun ki pa' t renmen ale nan labirent la, ak siyal la se menm bagay la. Si dyagram schematic la fèt dapre modil la, pkb a kapab menm. Dapre diferan modil fonksyonèl, ka tablo a ap divize an plizyè zòn. Separe analòg la ak dijital, separe siyal la pouvwa a, separe aparèy chofaj la ak aparèy la sansib, aparèy la pi gwo pa ta dwe twò pre kwen nan tablo a, peye atansyon sou pwoteksyon an nan siyal RF, elatriye pase yon minit plis ... optimize Layout a nan pkb a ka sove plis tan lè rale fil la.
(6) Eseye fè simulation
Simulation se souvan yon bagay ke enjenyè konsepsyon PCB yo ezite manyen. Gen kèk moun ki ka di ke menm si mwen simulation, PCB aktyèl la ak rezilta simulation yo pral diferan, konsa poukisa gaspiye tan fè simulation? Komisyon Konsèy la mwen te fè san yo pa simulation' t travay kòm byen? Trè dekouraje ide sa a. Pa gen okenn pwoblèm ak konsepsyon an yon fwa oswa de fwa, li pa vle di ke pa pwal gen okenn pwoblèm nan lavni. Malgre ke rezilta yo simulation yo diferan de rezilta aktyèl yo, simulation a ka montre tandans nan chanjman kòrèk, e nou ka fè jijman pwòp nou dapre tandans la. Li ka difisil nan premye, epi li nòmal yo dwe konfonn sou modèl la simulation nan paramèt yo simulation. Jis kòmanse, fè li tou dousman, ak akimile li tou dousman, ou pral reyalize enpòtans ki genyen nan simulation. Anvan tablo a fin ranpli, detèmine ki kote pwoblèm lan nan avanse, rezoud li an davans, epi evite pwoblèm nan. Si ou fè plis simulasyon, ou pral konprann kòz la rasin nan pwoblèm nan, epi li pral tou ede ou amelyore kapasite konsepsyon ou.